Virtex UltraScale 器件可提供前所未有的性能、系統(tǒng)集成度和帶寬，而且是 400+ Gb/s 系統(tǒng)、大規(guī)模仿真和高性能計(jì)算等眾多應(yīng)用的理想選擇。為充分滿(mǎn)足眾多系統(tǒng)對(duì)于海量數(shù)據(jù)流和包處理的需求，該器件顯著增加了帶寬并降低時(shí)延。 以 UltraScale 架構(gòu) ASIC 級(jí)功能為基礎(chǔ)的 Virtex UltraScale 器件與 Vivado 設(shè)計(jì)套件實(shí)現(xiàn)了協(xié)同優(yōu)化，并利用 UltraFAST 設(shè)計(jì)方法 加速產(chǎn)品上市進(jìn)程。此系列產(chǎn)品將擴(kuò)展至16nm FinFET 工藝，并集成：類(lèi)似于 ASIC 的時(shí)鐘功能，以實(shí)現(xiàn)可擴(kuò)展性、高性能和更低的動(dòng)態(tài)功耗
新一代布線方法，以實(shí)現(xiàn)快速時(shí)序收斂和業(yè)界領(lǐng)先性能
改進(jìn)的邏輯架構(gòu)，以最大限度地提高性能和器件利用率
可編程系統(tǒng)集成
多達(dá) 4.4M 邏輯單元，采用 20nm 工藝，和第 2 代 3D IC
集成型 100G 以太網(wǎng) MAC 和 150G Interlaken 內(nèi)核
提升的系統(tǒng)性能
高利用率使速度提升兩個(gè)等級(jí)
用于芯片對(duì)芯片、芯片對(duì)光纖和 28G 背板的 33G 收發(fā)器
功耗減半的 16G 背板收發(fā)器
2，400 Mb/s DDR4 可穩(wěn)定工作在不同 PVT 條件下
BOM 成本削減
成本降低達(dá) 50% – 是 Nx100G 系統(tǒng)每端口成本的
VCXO 與 fPLL (分頻鎖相環(huán)) 的集成可降低時(shí)鐘組件成本
中間檔速率等級(jí)芯片可支持 2，400 Mb/s DDR4
總功耗削減
功耗比上一代降低 45%
通過(guò) 的類(lèi)似于 ASIC 的時(shí)鐘實(shí)現(xiàn)精細(xì)粒度時(shí)鐘門(mén)控功能
增強(qiáng)型邏輯單元封裝減小動(dòng)態(tài)功耗
加速設(shè)計(jì)生產(chǎn)力
與 Kintex UltraScale 器件引腳兼容，可擴(kuò)展性高
從 20nm 平面到 16nm FinFET 的無(wú)縫引腳遷移
與 Vivado 設(shè)計(jì)套件協(xié)同優(yōu)化，加快設(shè)計(jì)收斂
Virtex UltraScale 16nm FinFET
除了采用 TSMC 20nm SoC 工藝的 Kintex UltraScale 和 Virtex UltraScale 器件外，Xilinx 還將推出采用 TSMC 16nm FinFET 工藝的 Virtex UltraScale All Programmable 器件，以顯著節(jié)省功耗并提高性能。Xilinx 還將利用第 2 代堆疊硅片互聯(lián)技術(shù) （SSI)）推出面向新一代 1Tb/s 高帶寬和類(lèi)似應(yīng)用的新一代異構(gòu) 3D IC 產(chǎn)品。此外，16nm 器件仍采用 UltraScale 架構(gòu)，因此便于設(shè)計(jì)人員實(shí)現(xiàn)設(shè)計(jì)遷移，并且 Kintex 和 Virtex 20nm 器件均提供多個(gè)引腳遷移選項(xiàng)。為實(shí)現(xiàn)最快的上市進(jìn)程，Xilinx 與 TSMC 合作開(kāi)展 FinFAST 計(jì)劃，并將于2014 年推出首批量產(chǎn)器件。
主要文檔
UltraScale Architecture and Product Overview
UltraScale 架構(gòu)產(chǎn)品選擇指南
WP435 - Xilinx UltraScale：新一代架構(gòu)滿(mǎn)足您的新一代架構(gòu)需求
WP434 - Xilinx UltraScale 架構(gòu): 針對(duì)高性能、更智能的系統(tǒng)
